Авторизация

 
Указанный адрес электронной почты не зарегистрирован или введен неверный пароль.
 Регистрация
Email:
Пароль:
 Напомнить пароль
  

Регистрация

Для регистрации на сайте достаточно указать Ваш адрес электронной почты. На этот адрес мы вышлем пароль для входа интернет-магазин.

 
E-mail:
  
Регистрация прошла успешно. На указанный Вами адрес электронной почты () отправлен пароль для входа в интернет-магазин. Проверьте, пожалуйста, Ваш почтовый ящик.

Восстановление пароля

Укажите адрес электронной почты, использованный при регистрации. Пароль будет отправлен на этот адрес.

 
E-mail: 
   
Ваш пароль для входа в интернет-магазин успешно отправлен на . Проверьте, пожалуйста, Ваш почтовый ящик.
Языки программирования, Электроника и автоматика
Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
Поляков А.К.

ГрифДопущено Учебно-методическим объединением вузов по университетскому политехническому образованию в качестве учебного пособия для студентов высших учебных заведений, обучающихся по направлению 230100 «Информатика и вычислительная техника»
Вид изданияУчебное пособие
ISBN978-5-383-00773-0
Дата выхода2012 год
Объем221 стр.
Переплетмягкая обложка
Формат60x90/16

В настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL — VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры. Представлены основные элементы синтаксиса и семантики обоих языков, особенности структурных и функциональных описаний аппаратуры, специфика синтезабельных описаний. Особое внимание уделено рассмотрению общих элементов HDL и примерам их использования. Пособие предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника».

Посмотреть содержание